Ejercicio 8. Diseñar la estructura interna de un chip de memoria RAM de 4Ki palabras de 8 bits, organizada internamente en una matriz cuadrada. Diseñar la estructura lógica interna de selección de celdas, asumiendo que todas las líneas de dirección están disponibles simultáneamente en el mismo ciclo de reloj.

4 Ki pos $\Rightarrow 4 \cdot 2^{10} = 2^2 \cdot 2^{10} = 2^{12} \Rightarrow$ BUS DIRECC 12 $\begin{cases} 6 \text{ filas} \\ 6 \text{ columnas} \end{cases}$



Ejercicio 9. Se desea diseñar una memoria SRAM de 2Ki (2048) posiciones de 16 bits cada una. Por restricciones de diseño del chip, se impone utilizar un decodificador de filas de 6 a 64 líneas.

2Ki pos $\Rightarrow 2 \cdot 2^{10} = 2^{11} \Rightarrow$ BUS DIRECCIÓN 11 $\begin{cases} 6 \text{ filas} \\ 11-6 = 5 \text{ columnas} \end{cases}$



Ejercicio 10. Diseñar la estructura interna de un chip de memoria RAM de 64Ki palabras de 8 bits, organizada internamente en una matriz cuadrada. Debido a limitaciones físicas, el chip dispone únicamente de 8 pines de direcciones, además de los pines de control.

Dibujar el esquema de bloques indicando el tamaño de los buses, la dimensión de la matriz de memoria y las líneas de control utilizadas.

64 Ki palabras $\Rightarrow 2^6 \cdot 2^{10} = 2^{16} \Rightarrow$ BUS DIRECC 16 $\begin{cases} 8 \text{ filas} \\ 8 \text{ col} \end{cases}$

Realmente 8 (lin física) $\Rightarrow$ RAS y CAS



Ejercicio 12. Disponemos de chips de RAM 8K x 8, diseñar un bloque de memoria RAM de 16K x 8 con dichos componentes básicos. Indicar el rango de direcciones al que responden cada uno de los chips utilizados.

$8k \times 8 \Rightarrow 16k \times 8$

$8 \cdot 2^{10} = 2^3 \cdot 2^{10} = 2^{13}$ $\qquad$ $8 \times 2 \rightarrow$ Dos chips



A_{13}	A_{12}	$A_{11} \dots A_8$ (H2)	$A_7 \dots A_4$ (H1)	A_3	A_2	A_1	A_0 (H0)	
1	0	Ø	Ø	0	0	0	0	M1 {Ø x 2000, Ø x 3FFF}
1	1	1 = F	1 = F	1	1	1	1	
0	0	Ø	Ø	Ø				M2 {Ø x 0000, Ø x 1FFF}
0	1	F	F	F				

Ejercicio 15. Disponemos de un sistema de memoria como el mostrado en la figura. Indicar el rango de direcciones correspondientes para cada componente.



	A_{15}	A_{14}	A_{13}	A_{12}	$A_{11} \dots A_8$ (H_2)	$A_7 \dots A_4$ (H_1)	$A_3 \dots A_0$ (H_0)		
$\overline{A_{14}} \cdot A_{15}$	1	0	0	0	Ø	Ø	Ø	M1	Ø×8000
	1	0	1	1	?	?	?		Ø×BFFF
$\overline{A_{15}} \cdot A_{14}$	0	1	0	0	Ø	Ø	Ø	M2	Ø×4000
	0	1	1	1	?	?	?		Ø×7FFF

8 4 B 7

Ejercicio 18. Diseñar el subsistema de memoria para un procesador de 16 líneas de direcciones y 8 bits de datos. Se dispone de chips de memoria RAM de 8Kx8, y con ellos se desea cubrir completamente el espacio de direcciones del microprocesador.

→ Rango de los chips.

a) Representar el mapa de memoria, el circuito de codificación y la interconexión entre chips de memoria.

b) Si el microprocesador coloca en su bus de direcciones el valor $A03B, ¿qué chip será seleccionado, y qué posición del mismo será accedida.

c) Suponiendo que el penúltimo chip de RAM (según el orden del mapa de memoria) está siendo seleccionado, y que se está accediendo a la posición $1EC2 del mismo, ¿qué valor ha colocado el microprocesador en su bus de direcciones?

a)

$2^{16} = 2^6 \, k_i = 64 \, k_i$

$M \Rightarrow 8 \, k_i \xrightarrow{64/8} 8$ chips

¿Cuantas líneas de direccionamiento necesito? $2^x = 8$ chips

$x = 3$ líneas





A_{15}	A_{14}	A_{13}	A_{12}	H_2	H_1	H_0
0	0	0	0	0	0	0
0	0	0	1	1	1	1

$M_1 \begin{cases} 0x0000 \\ 0x1FFF \end{cases}$

$M_2 \begin{cases} 0x2000 \\ 0x3FFF \end{cases}$ $M3 \begin{cases} 0x4000 \\ 0x5FFF \end{cases}$ $M4 \begin{cases} 0x6000 \\ 0x7FFF \end{cases}$ ..... $M_8 \begin{cases} 0xE000 \\ 0xFFFF \end{cases}$

b) $\boxed{5}03B$

Esto elige el chip

$5_{16} = \boxed{101}0_2$

$101_2 = 5_{10} \rightarrow$ Se usa M6

M6 $\begin{cases} 0x5000 \\ 0xBFFF \end{cases}$

Direcc. de memoria: 0x03B

c)

M7, 1EC2

$\rightarrow \underbrace{110\ 1}_{D}\ E\ C\ 2$

La dirección que colocó la CPU es 0xDEC2